 |
|
|
SOI là một trong những kỹ thuật mà IBM đã sử dụng từ vài năm nay, trong đó bổ sung một lớp ôxít mỏng vào tấm silicon nhằm cách ly mạch. Mục đích của công nghệ này là duy trì cường độ dòng điện chạy qua một chip, giảm tiêu hao năng lượng và tăng khả năng linh hoạt của các electron trong một mạch điện. AMD hiện cũng sử dụng công nghệ này vào việc xây dựng bộ xử lý máy chủ Opteron của mình.
Công nghệ Silicon căng, dự kiến sẽ được áp dụng trên chip 90 nanomet của Intel, là công nghệ mà trong đó một lớp germanium silicon được thiết kế chồng lên lớp wafer, kéo căng các nguyên tử silicon để tạo điều kiện cho electron lưu thông nhanh hơn qua mạch. Cụ thể, các nhà nghiên cứu tạo một lớp silicon căng bên trên lớp silicon germanium, sau đó bổ sung lên trên cùng một lớp ôxít. Cấu trúc này sau đó được lật ngược lại và đặt lên một tấm wafer silicon thứ hai. Điều đó cho phép họ, vào cuối quá trình thiết kế, có thể loại bỏ lớp silicon germanium. Kết quả là các nhà thiết kế có thể nâng cao khả năng dẫn nhiệt của tấm wafer và loại bỏ tạp chất trong quá trình chế tạo phức tạp tiếp theo. Kỹ thuật này hiện nay cũng chưa áp dụng vào sản xuất các loại chip hiện hành mà sẽ có thể được dùng chế tạo loại chip 65 nanomet của IBM trong thời gian tới.
Bên cạnh SSDOI, Big Blue cũng đã phát triển một phương pháp khác để tăng cường hoạt động của các transistor bằng cách kết hợp nhiều chất nền khác nhau trên cùng một tấm wafer.
Từ trước đến nay, các công ty chế tạo chip thường sản xuất tấm wafer chỉ hỗ trợ transistor tích điện âm. Do đó, người thiết kế thường lựa chọn tối ưu hoá chất nền cho transistor cực điện này vì họ có thể cải thiện công suất của chip trên một tấm wafer mang dấu trừ (-). Vì thế, trên mọi bộ vi xử lý, transistor âm hoạt động với công suất tốt nhất trong khi các vi mạch mang dấu dương (+) lại không được tối ưu hoá.
Phương pháp của IBM hiện nay là tạo lớp vật liệu nền hỗ trợ transistor dương bên dưới bề mặt tấm wafer (tấm này hỗ trợ điện âm) và sau đó đục lỗ trên bề mặt nhằm đưa chất này lên trên. Điều này có nghĩa là bề mặt tấm wafer sẽ có định hướng điện âm dương kết hợp, nhờ đó tăng cường hoạt động của chip từ 40 đến 65%. Kỹ thuật này có thể được IBM sử dụng vào quá trình phát triển chip 90 nanomet, nhưng phải mất từ 3 đến 5 năm nữa mới có thể đưa vào sản xuất đại trà.
Phan Khương (theo InfoWorld)